Для программирования реализуемых протоколов юзера каждый контроллер UPM-x содержит служебное ОЗУ, в которое можно записать 64 управляющих слова (микрокоманды). Эти 32-битовые микрокоманды задают комбинацию управляющих сигналов, создаваемых контроллером в следующем цикле воззвания к системной либо локальной шине. По сигналам внутреннего таймера выбираются и производятся микрокоманды, реализующие функцию регенерации содержимого ДОЗУ. При всем этом период регенерации задается 8-разрядным счетчиком-таймером PURT (адресок $10198) при воззвании к системной шине либо LURT (адресок $101 АО) при воззвании к локальной шине.

Счетчики-таймеры, определяющие период регенерации динамической памяти, переключаются импульсами с частотой Fr = Fb/Kr, где коэффициент деления Кг задается содержимым 8 старших бит в регистре MPTPR (адресок $10184).

Содержимое регистров MAMR (адресок $10170), MBMR (адресок $10174), MCMR (адресок $10178) описывает выбор шины (системная либо локальная) для контроллеров UPM-A, UPM-B, UPM-C соответственно и задает режим их функционирования. В эти регистры могут быть введены команды, вызывающие запись слова (микрокоманды) служебного ОЗУ контроллера UPM-x либо чтение слова. Адресок слова определяется содержимым регистра MAR (адресок $10128). При записи в это ОЗУ будет введено содержимое регистра данных MDR (адресок $10188), при чтении адресуемое слово ОЗУ поступит в этот регистр.

Правила воззвания для каждого из 12 банков памяти определяются содержимым регистров BR0-11, OR0-11. В 32-разрядных регистрах BR0-11 (адреса $10100, $10108, $10110, $10118, $10120, $10128, $10130, $10138, $10140, $10148, $10150, $10158) содержатся биты ВАО-16, задающие старшие разряды базисного адреса соответственного банка. Если при воззвании к наружной памяти разряды АО-16 адреса совпадают со значениями битов ВАО-16 в одном из регистров BR0-11, то делается воззвание к данному банку. Биты MS, PS, velcom, V в регистрах BR0-11 имеют такое же предназначение, как в регистрах BR0-7 контроллера МРС860 (см. 5.4.2). Значение битов MS описывает выбор контроллера, управляющего воззванием к данному банку:

контроллер SDRAM системной шины при MS=000;

контроллер SDRAM локальной шины при MS=001;

контроллер GPCM системной шины при MS=010;

контроллер GPCM локальной шины при MS=011;

контроллер UPM-A при MS=100;

контроллер UPM-B при MS= 101;

контроллер UPM-C при MS=110.

Биты PS указывают разрядность применяемой шины данных: 32 бита при PS=11, 16 бит при PS=10, 8 бит при PS=01; 64 бита (лишь для системной шины) при PS=00. Бит velcom воспрещает при установке velcom=1 запись в данный банк памяти. Бит V разрешает при значении V=l выдачу сигнала подборки i-ro банка CSi# =0 при выполнении правил воззвания, данных содержимым соответственных регистров BRi, ORi. Ряд битов в регистрах BR0-11 задают метод контроля передаваемых данных (контроль четности либо расчет контрольной суммы) и определяют некие доп индивидуальности воззвания к банкам памяти.

Регистры OR0-11 (адреса $10104, S1010C, $10114, $1011С, $10124, $1012С, $10134, $1013С, $10144, $1014С, $10154, $1015С) имеют разные варианты формата содержимого зависимо от типа контроллера (SDRAM, GPCM, UPM), управляющего воззванием к данному банку. Регистр ORi содержит биты адресной маски, которые разрешают маскировать определенные разряды базисного адреса банка ВАО-16, данного в регистре BRi, как это описано в 5.4.2. В итоге комуфлирования обеспечиваются способности роста размера банка памяти и его локализации в разных позициях адресного места. Другие биты в регистрах OR0-11 определяют временные свойства циклов воззвания к данному банку и способности формирования разных управляющих сигналов. Барахолка на нашей доске объявлений

<< В начало < Предыдущая 1  2  3  4  5  6  7  8  9  10  11  12  13  14  15  16  17  Следующая > В конец >>