Часть 12. Тридцатидвухразрядные risc-микропроцессоры и risc-микроконтроллеры семейства powerpc.
Контроллеры памяти системной и локальной шин задают определенные правила воззвания для наружной памяти, присоединенной к соответственной шине. Для системной и локальной шины МРС8260 вероятны 3 варианта воззвания:
при помощи контроллера GPCM, реализующего обычный протокол параллельного обмена;
при помощи контроллера SDRAM, обеспечивающего воззвание к синхронному динамическому ОЗУ в согласовании со эталоном JEDEC;
- при помощи 1-го из 3-х программируемых контроллеров UPM-A, UPM-B, UPM-C, которые программируются юзером для реализации разных протоколов обмена.
Таковым образом, в состав модуля SIU-M2 входят 2 контроллера SDRAM (для системной и локальной шины), 2 контроллера GPCM (для системной и локальной шины), 3 контроллера UPM-A, UPM-B, UPM-C, которые могут программироваться для обслуживания хоть какой из этих шин. Правила воззвания к системной и локальной шине различаются лишь тем, что при использовании локальной шины не реализуется 64-разрядный обмен, не обеспечивается формирование и проверка контрольной суммы ЕСС и не поддерживается возможность наружного управления шиной, которая может быть реализована для системной шины.
Контроллеры памяти обеспечивают разные варианты обслуживания для 12 банков памяти, формируя при воззвании к ним соответственный сигнал разрешения подборки CS0-11#=0. При использовании контроллеров GPCM, UPM-A, UPM-В, UPM-C размер каждого банка может составлять от 32 Кбайт до 4 Гбайт, при использовании контроллера SDRAM - от 1 до 128 Мбайт. Воззвание к банку памяти сопровождается выдачей нужных сигналов управления, состав и функции которых определяются данным режимом обмена. При воззвании к банкам может производиться контроль четности либо подсчет и проверка контрольной суммы ЕСС. Банки могут быть защищены от записи. Для сигналов управления обменом можно задавать разные временные соотношения, что дозволяет подключать разнообразные типы памяти и наружных устройств.
Режим работы контроллера SDRAM, обслуживающего системную шину, задается содержимым 32-разрядного регистра PSDMR (адресок $10192), контроллера SDRAM, обслуживающего локальную шину - содержимым регистра LSDMR (адресок $10196). Период регенерации динамического ОЗУ определяется содержимым 8-разрядных счетчиков-таймеров PSRT (адресок S1019C) для контроллера системной шины и LSRT (адресок S101A4) для контроллера локальной шины.
Контроллер GPCM обеспечивает обычный протокол параллельного обмена, который в главном аналогичен протоколу, реализуемому в микроконтроллерах семейства МРС5хх, МРС8хх (см. 5.3.4, 5.4.2). Не считая сигналов разрешения подборки CSi этот контроллер выдает сигнал разрешения выдачи данных в циклах чтения: ОЕ# =0 для системной шины и LOE# =0 для локальной шины. В циклах записи контроллер сформировывает сигналы разрешения записи для каждого б: WE#0-7=0 (8 б) для системной шины и LWE#0-3=0 (4 б) для локальной шины. Контроллер GPCM не поддерживает реализацию пакетных циклов обмена. Он исполь-зуется для подключения статического ОЗУ (SRAM), электрически репрограмми-руемого ПЗУ (EPROM), Flash-памяти и разных наружных устройств.
Контроллеры UPM-A, UPM-B UPM-C программируются юзером на выполнение разных протоколов обмена. Они обеспечивают реализацию как одиночных, так и пакетных циклов чтения и записи. Функционирование контроллеров UPM-A, B, C почти во всем аналогично работке контроллеров UPM-A, B в МРС860 (см. 5.4.2). Обычно эти контроллеры употребляются для воззвания к динамической памяти объемом от 64 Кбайт до 256 Мбайт. Входящий в состав UPM особый
таймер служит для формирования повторяющихся сигналов, вызывающих выполнение циклов регенерации содержимого динамического ОЗУ. Каждый контроллер UPM-x (х=А, В либо С) сформировывает сигнал CSi# при воззвании к данному i-му банку, сигналы выбора байтов BS-x0-7# и доп управляющие сигналы GPL-x0-5#, задаваемые юзером. Временные соотношения при формировании управляющих сигналов программируются с точностью до (l/4Ft).
при помощи контроллера GPCM, реализующего обычный протокол параллельного обмена;
при помощи контроллера SDRAM, обеспечивающего воззвание к синхронному динамическому ОЗУ в согласовании со эталоном JEDEC;
- при помощи 1-го из 3-х программируемых контроллеров UPM-A, UPM-B, UPM-C, которые программируются юзером для реализации разных протоколов обмена.
Таковым образом, в состав модуля SIU-M2 входят 2 контроллера SDRAM (для системной и локальной шины), 2 контроллера GPCM (для системной и локальной шины), 3 контроллера UPM-A, UPM-B, UPM-C, которые могут программироваться для обслуживания хоть какой из этих шин. Правила воззвания к системной и локальной шине различаются лишь тем, что при использовании локальной шины не реализуется 64-разрядный обмен, не обеспечивается формирование и проверка контрольной суммы ЕСС и не поддерживается возможность наружного управления шиной, которая может быть реализована для системной шины.
Контроллеры памяти обеспечивают разные варианты обслуживания для 12 банков памяти, формируя при воззвании к ним соответственный сигнал разрешения подборки CS0-11#=0. При использовании контроллеров GPCM, UPM-A, UPM-В, UPM-C размер каждого банка может составлять от 32 Кбайт до 4 Гбайт, при использовании контроллера SDRAM - от 1 до 128 Мбайт. Воззвание к банку памяти сопровождается выдачей нужных сигналов управления, состав и функции которых определяются данным режимом обмена. При воззвании к банкам может производиться контроль четности либо подсчет и проверка контрольной суммы ЕСС. Банки могут быть защищены от записи. Для сигналов управления обменом можно задавать разные временные соотношения, что дозволяет подключать разнообразные типы памяти и наружных устройств.
Режим работы контроллера SDRAM, обслуживающего системную шину, задается содержимым 32-разрядного регистра PSDMR (адресок $10192), контроллера SDRAM, обслуживающего локальную шину - содержимым регистра LSDMR (адресок $10196). Период регенерации динамического ОЗУ определяется содержимым 8-разрядных счетчиков-таймеров PSRT (адресок S1019C) для контроллера системной шины и LSRT (адресок S101A4) для контроллера локальной шины.
Контроллер GPCM обеспечивает обычный протокол параллельного обмена, который в главном аналогичен протоколу, реализуемому в микроконтроллерах семейства МРС5хх, МРС8хх (см. 5.3.4, 5.4.2). Не считая сигналов разрешения подборки CSi этот контроллер выдает сигнал разрешения выдачи данных в циклах чтения: ОЕ# =0 для системной шины и LOE# =0 для локальной шины. В циклах записи контроллер сформировывает сигналы разрешения записи для каждого б: WE#0-7=0 (8 б) для системной шины и LWE#0-3=0 (4 б) для локальной шины. Контроллер GPCM не поддерживает реализацию пакетных циклов обмена. Он исполь-зуется для подключения статического ОЗУ (SRAM), электрически репрограмми-руемого ПЗУ (EPROM), Flash-памяти и разных наружных устройств.
Контроллеры UPM-A, UPM-B UPM-C программируются юзером на выполнение разных протоколов обмена. Они обеспечивают реализацию как одиночных, так и пакетных циклов чтения и записи. Функционирование контроллеров UPM-A, B, C почти во всем аналогично работке контроллеров UPM-A, B в МРС860 (см. 5.4.2). Обычно эти контроллеры употребляются для воззвания к динамической памяти объемом от 64 Кбайт до 256 Мбайт. Входящий в состав UPM особый
таймер служит для формирования повторяющихся сигналов, вызывающих выполнение циклов регенерации содержимого динамического ОЗУ. Каждый контроллер UPM-x (х=А, В либо С) сформировывает сигнал CSi# при воззвании к данному i-му банку, сигналы выбора байтов BS-x0-7# и доп управляющие сигналы GPL-x0-5#, задаваемые юзером. Временные соотношения при формировании управляющих сигналов программируются с точностью до (l/4Ft).
<< В начало < Предыдущая 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 Следующая > В конец >>