Часть 11. Тридцатидвухразрядные risc-микропроцессоры и risc-микроконтроллеры семейства powerpc.
Каждое из этих событий вызывает прерывание PCPU, если соответственный бит в регистрах маски SCCMx (адреса $А14, $А34, $А54, $А74) установлен в 1. Формат содержимого регистров маски аналогичен формату регистров SCCEx
Управляющие контроллеры SMC1,2 обеспечивают наиболее обыкновенные протоколы обмена, чем SCCx. Они могут программироваться на реализацию протокола UART, транспарентного («прозрачного») обмена либо для передачи служебной инфы при обмене по шине GCI (ЮМ-2). Дескрипторы передаваемых и принимаемых блоков данных имеют таковой же формат, как и для контроллеров SCCx .
Приемник (вход SMRXDx) и передатчик (выход SMTXDx) контроллера SMC имеют буферные регистры для хранения принятого и передаваемого знаков. Эти регистры совместно с регистрами сдвига приемника и передатчика играют роль буферов FIFO емкостью 2 б (при разрядности знаков 8 бит и наименее) либо два 16-битовых слова (при разрядности знаков наиболее 8 бит). Буферы обеспечивают временное сохранение знака, принятого по полосы SMRXDx, перед его записью в блок памяти и знака, считанного из блока памяти, перед его следующей передачей на линию SMTXDx. Таковым образом миниатюризируется возможность утраты данных из-за несвоевременной записи-считывания данных каналами SDMA.
Программирование контроллеров SMC1,2 осуществляется загрузкой соответственного содержимого в их 16-разрядные регистры режима SMCMRx (адреса $А82, $А92), где х=1 либо 2 в согласовании с номером контроллера. Эти регистры содержат последующие биты:
SM - задает реализуемый протокол обмена: GCI при SM=00, UART при SM=10, «прозрачный» обмен при SM=11;
DM - задают режим работы контроллера: обычный обмен при DM=00, тестовые режимы кольцевого обмена при DM=01 либо «эхо» при DM=10;)
TEN, REN - разрешают работу передатчика (при TEN=1) и приемника (при REN=1).
1 4 5 6 7 8 9 10 11 12 13 14 15
|0| CLEN I SL-ME | PENBS | PMREVD С# [ 0 0 | SM [ DM | TEN [ REN |
Предназначение битов CLEN, также битов 5, б, 7 в регистрах SMCMRx зависит от выбора реализуемого протокола (значения битов SM).
При реализации протокола UART употребляются биты PEN, РМ, SL в регистре SMCMRx. Если значение бита PEN=1, то обеспечивается контроль четности передаваемых и принимаемых знаков. При всем этом в кадр посылаемого знака врубается контрольный бит. Вид контроля задается значением бита РМ: контроль нечетности при РМ=0, контроль четности при РМ=1. Бит SL показывает число стоп-битов в кадре: один при SL=0, два при SL=1.
Биты CLEN в регистре SMCMRx определяют разрядность посылаемых симво-лов. Для протокола UART общая длина кадра с учетом старт-, стоп- и контрольных битов равна (CLEN+1). К примеру, при CLEN=10, SL^l (2 стоп-бита), PEN=0 (отсутствие контрольного бита) кадр будет содержать 8-битовый знак, а его общая длина составит (CLEN+1)=11 бит. Разрядность знаков обязана составлять от 5 до 14 бит. При передаче знаков, имеющих наименее 8 либо 16 бит, на выход SMTXD контроллера поступает соответственное количество младших битов б либо слова, избранного из памяти. При приеме знаков, имеющих наименее 8 либо 16 бит, приемник при записи в память заполняет отсутствующие старшие биты нулями.
Реализация протокола UART контроллерами SMCx имеет последующие индивидуальности по сопоставлению с реализацией этого протокола при помощи SCCx:
разрядность знаков составляет от 5 до 14 бит; деловая авиация как система практически отсутствует.
Управляющие контроллеры SMC1,2 обеспечивают наиболее обыкновенные протоколы обмена, чем SCCx. Они могут программироваться на реализацию протокола UART, транспарентного («прозрачного») обмена либо для передачи служебной инфы при обмене по шине GCI (ЮМ-2). Дескрипторы передаваемых и принимаемых блоков данных имеют таковой же формат, как и для контроллеров SCCx .
Приемник (вход SMRXDx) и передатчик (выход SMTXDx) контроллера SMC имеют буферные регистры для хранения принятого и передаваемого знаков. Эти регистры совместно с регистрами сдвига приемника и передатчика играют роль буферов FIFO емкостью 2 б (при разрядности знаков 8 бит и наименее) либо два 16-битовых слова (при разрядности знаков наиболее 8 бит). Буферы обеспечивают временное сохранение знака, принятого по полосы SMRXDx, перед его записью в блок памяти и знака, считанного из блока памяти, перед его следующей передачей на линию SMTXDx. Таковым образом миниатюризируется возможность утраты данных из-за несвоевременной записи-считывания данных каналами SDMA.
Программирование контроллеров SMC1,2 осуществляется загрузкой соответственного содержимого в их 16-разрядные регистры режима SMCMRx (адреса $А82, $А92), где х=1 либо 2 в согласовании с номером контроллера. Эти регистры содержат последующие биты:
SM - задает реализуемый протокол обмена: GCI при SM=00, UART при SM=10, «прозрачный» обмен при SM=11;
DM - задают режим работы контроллера: обычный обмен при DM=00, тестовые режимы кольцевого обмена при DM=01 либо «эхо» при DM=10;)
TEN, REN - разрешают работу передатчика (при TEN=1) и приемника (при REN=1).
1 4 5 6 7 8 9 10 11 12 13 14 15
|0| CLEN I SL-ME | PENBS | PMREVD С# [ 0 0 | SM [ DM | TEN [ REN |
Предназначение битов CLEN, также битов 5, б, 7 в регистрах SMCMRx зависит от выбора реализуемого протокола (значения битов SM).
При реализации протокола UART употребляются биты PEN, РМ, SL в регистре SMCMRx. Если значение бита PEN=1, то обеспечивается контроль четности передаваемых и принимаемых знаков. При всем этом в кадр посылаемого знака врубается контрольный бит. Вид контроля задается значением бита РМ: контроль нечетности при РМ=0, контроль четности при РМ=1. Бит SL показывает число стоп-битов в кадре: один при SL=0, два при SL=1.
Биты CLEN в регистре SMCMRx определяют разрядность посылаемых симво-лов. Для протокола UART общая длина кадра с учетом старт-, стоп- и контрольных битов равна (CLEN+1). К примеру, при CLEN=10, SL^l (2 стоп-бита), PEN=0 (отсутствие контрольного бита) кадр будет содержать 8-битовый знак, а его общая длина составит (CLEN+1)=11 бит. Разрядность знаков обязана составлять от 5 до 14 бит. При передаче знаков, имеющих наименее 8 либо 16 бит, на выход SMTXD контроллера поступает соответственное количество младших битов б либо слова, избранного из памяти. При приеме знаков, имеющих наименее 8 либо 16 бит, приемник при записи в память заполняет отсутствующие старшие биты нулями.
Реализация протокола UART контроллерами SMCx имеет последующие индивидуальности по сопоставлению с реализацией этого протокола при помощи SCCx:
разрядность знаков составляет от 5 до 14 бит; деловая авиация как система практически отсутствует.
<< В начало < Предыдущая 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 Следующая > В конец >>